[커널 18차] 9주차
2021.07.29 20:15
2021/07/24 스터디 9차
1) 입장하신 분들은 오후 3:00 시작전까지 참가자명을 한글 실명으로 변경.
2) 출첵을 위해 구글 문서의 다음 참석 항목에 성함을 기록.
jake.dothome.co.kr 에 링크가 있습니다.
3) 접속 후 3시 정각에 웹캠 on.
참석
-
36명 참석(문영일, 최영민, 최준근, 권효만, 정동훈, 류호은, 황성민, 장철연, 이정재, 정은식, 문연수,임채훈, 송기원, 이재훈, 김준영, 김성준, 송준영, 지영근, 정주희, 안이수, 차민희, 민호기, 이한솔, 한동수,유민호,서민혁, 강혁, 박진현, 이일영, 김각래, 안유빈, 최서정, 김정임, 이민욱, 김경인, 최영민)
진도 및 내용
-
서기:
-
이번주 진도:
-
ARMv8-A Programmers Guide 책 ~p161
-
-
다음주 진도:
-
ARMv8-A Programmers Guide 책 - MMU - p162
-
-
코드 진행: 문연수
Q. T32를 쓰는 경우.
Programmer’s Guide for ARMv8-A
Chapter 1 Introduction
ARMv7-A : Cortex-A5, Cortex-A7, Cortex-A8, Cortex-A9, Cortex-A15, and Cortex-A17
ARMv8-A : Cortex-A53(리틀코어), Cortex-A57(빅코어), Cortex-A72, Cortex-A73
Chapter 2 ARMv8-A Architecture and Processors
2.2 ARMv8-A Processor properties
Cortex-A57 특징
Out-of-order(최적화에 따라 실행 순서를 변경할수 있다.), 15+ stage pipeline.
Chapter 3 Fundamentals of ARMv8
Chapter 4 ARMv8 Registers
Chapter 5 An Introduction to the ARMv8 Instruction Sets
Chapter 6 The A64 instruction set
-
Data Memory Barrier (DMB). This forces all earlier-in-program-order memory accesses to become globally visible before any subsequent accesses.
-
Data Synchronization Barrier (DSB). All pending loads and stores, cache maintenance instructions, and all TLB maintenance instructions, are completed before program execution continues. A DSB behaves like a DMB, but with additional properties.
-
Instruction Synchronization Barrier (ISB). This instruction flushes the CPU pipeline and prefetch buffers, causin
Chapter 7 AArch64 Floating-point and NEON
Chapter 8 Porting to A64
Chapter 9 The ABI for ARM 64-bit Architecture
Chapter 10 AArch64 Exception Handling
10.4 AArch64 exception table
Q. Current EL with SP0 에 대한 해석은?
> EL0는 same exception level로 이동 X. EL1, 2, 3인데 SP0를 쓰는 상황은?
> SP_EL0는 kernel task stack을 가르킨다.
Chapter 11 AArch64 Cache
L1 cache에는 dirty bit가 없다.
SCU: CPU가 무엇을 하는지 snooping
x0 = 시작 주소
x1 = 길이
x2 = 캐시 라인 사이즈 (바이트)=0x20
x3 = 캐시 라인 사이즈 -1=0x1f
Point of Unification
Knowledge of the PoU enables self-modifying code to ensure future instruction fetches are correctly made from the modified version of the code. They can do this by using a two-stage process:
-
Clean the relevant data cache entries by address.
-
Invalidate instruction cache entries by address.
The ARM architecture does not require the hardware to ensure coherency between instruction caches and memory, even for locations of shared memory.
https://developer.arm.com/documentation/ihi0056/c
댓글 0
번호 | 제목 | 글쓴이 | 날짜 | 조회 수 |
---|---|---|---|---|
공지 | [공지] 스터디 정리 노트 공간입니다. | woos | 2016.05.14 | 629 |
248 | [커널 19차] 103 주차 | Min | 2024.04.28 | 33 |
247 | [커널 20차] 48주차 | 무한질주 | 2024.04.25 | 38 |
246 | [커널 19차] 102 주차 | Min | 2024.04.20 | 44 |
245 | [커널 19차] 101 주차 | Min | 2024.04.13 | 64 |
244 | [커널 19차] 100 주차 | Min | 2024.04.13 | 18 |
243 | [커널 19차] 99 주차 | Min | 2024.03.30 | 82 |
242 | [커널 19차] 98 주차 | Min | 2024.03.23 | 57 |
241 | [커널 19차] 97 주차 | Min | 2024.03.16 | 50 |
240 | [커널 19차] 96 주차 | Min | 2024.03.14 | 32 |
239 | [커널 19차] 95 주차 [2] | Min | 2024.03.03 | 111 |
238 | [커널 20차] 32주차 | brw | 2023.12.16 | 388 |
237 | [커널 20차] 29주차 | brw | 2023.11.27 | 163 |
236 | [커널 20차] 27주차 | brw | 2023.11.21 | 86 |
235 | [커널 20차] 26주차 | brw | 2023.11.21 | 50 |
234 | [커널 20차] 28주차 | 이민찬 | 2023.11.19 | 65 |
233 | [커널 20차] 25주차 | 이민찬 | 2023.10.30 | 120 |
232 | [커널 20차] 24주차 | 이민찬 | 2023.10.22 | 802 |
231 | [커널 20차] 23주차 | 이민찬 | 2023.10.14 | 81 |
230 | [커널 20차] 22주차 | 이민찬 | 2023.10.08 | 76 |
229 | [커널 20차] 21주차 | 이민찬 | 2023.09.23 | 116 |
.