현재 preserve_boot_args를 보던 중 inval_dcache_area의 동작이 제대로 이해가 가지 않아서 질문드립니다.
제가 이해한 바로는
1. x0에는 bootargs의 주소값이, x1에는 32바이트가 더해진 주소값이 들어가있다
2. 시스템의 캐시라인 사이즈를 가져와서 bootargs+32바이트 값이 시스템 캐시라인 사이즈와 일치하는지 확인한다
3. tst연산으로 Z를 set,clear하고 bic를 통해 x1을 캐시라인 시작주소와 같게 만들어 준 뒤, 조건문에 따라 분기하며 캐시를 c&i한다.
4. 이를 반복하며 최종 bootargs+32바이트까지 캐시를 클리어하고 리턴한다.
위 해석은 일단 눈치껏 이해한대로 작성하였는데, 아마 틀렸다고 생각됩니다. 자꾸 이런식으로 넘어가게 되면 마음도 불편하고
공부를 진행하는데 계속 만나게 될 코드라서 확실하게 이해하고 넘어가고 싶은 마음에 염치없지만
아래의 __inval_dcache_area 프로시저의 코드를 간단하게라도 설명해주시면 정말 감사드리겠습니다...
162 add x1, x1, x0
163 dcache_line_size x2, x3
164 sub x3, x2, #1
165 tst x1, x3 // end cache line aligned?
166 bic x1, x1, x3
167 b.eq 1f
168 dc civac, x1 // clean & invalidate D / U line
169 1: tst x0, x3 // start cache line aligned?
170 bic x0, x0, x3
171 b.eq 2f
172 dc civac, x0 /
173 clean & invalidate D / U line
174 b 3f
175 2: dc ivac, x0 // invalidate D / U line
176 3: add x0, x0, x2
177 cmp x0, x1
178 b.lo 2b
179 dsb sy
180 ret
.
arch/arm64/mm/cache.S
132 * __inval_dcache_area(kaddr, size)
133 *
134 * Ensure that any D-cache lines for the interval [kaddr, kaddr+size)
135 * are invalidated. Any partial lines at the ends of the interval are
136 * also cleaned to PoC to prevent data loss.
프로시저 전체 주석과 라인별 주석에 설명이 나와 있네요.
kaddr부터 size크기만큼 dcache를 invalidate(clean은 더티 캐시를 다음 레벨의 캐시/메모리에 써주는 것, invalidate는 캐시라인을 무효화시키는 것)하는 함수입니다. 시작 주소, 끝 주소 써주면 알아서 동작하면 좋으련만 아키텍처를 그렇게 설계할 수는 없죠.
몇 가지 캐시 오퍼레이션이 있는데, armv8에서 최대한 친절하게 종류별로 옵션을 달아줬으니 필요한 오퍼레이션 선택해서 짜면 저렇게 나오겠죠.
캐시라인 단위로 반복문 돌면서 invalidate 시키는데(dc ivac), 지우고 싶은 메모리가 캐시라인에 맞게 딱 떨어지지 않고 걸쳐 있을 때를 고려해 준 거죠. 시작 주소랑 끝주소가 캐시라인에 걸쳐 있는지 딱 들어맞는지(cache line aligned?) 비교해서(tst 명령과 b.eq 조합) clean & invalidate(dc civac) 시켜준 것입니다.
cache hierarchy나 용어는 아키텍처 문서 참고하시면 될 것이고요, instruction은 TRM(technical reference manual) 참고하시면 될 것 같습니다. 이런 문서도 보시면 되구요. http://events17.linuxfoundation.org/sites/events/files/slides/slides_17.pdf