" 3번에 대한 상철님 답변이 어디있는거야?" 하시는 분들을 위해서 ~

http://www.iamroot.org/xe/Kernel_8_ARM_L/65971 <= 댓글 토론 내용을 읽어보시면 됩니다. ^^

3번은 다른 글에서 상철님이 대답해주셨으니 스킵합니다. 제 생각이 잘못된 것 같습니다.

1번 추가 부언: 루프를 도는 방식(busy lock)을 하고 있는데 현재의 LDREX와 STREX의 방식에서는 반드시 busy lock이 아니어도 될 것 같습니다. 조금 더 유연한 응용도 가능할 것 같네요.

2번: CAS(Compare-and-swap)은 기존의 값을 가져와서 메모리에 저장된 값이 같은지 확인한 후 새 값을 넣는 방식인데요. 이 방법은 기존의 값과 메모리 저장된 값이 같다면 변경이 없다고 가정하는데, 값은 같지만 변경이 있었을 수 있다는 것입니다. 이런 상황을 가짜 긍정(false positive)에 당한 것이고요. 이걸 ABA 문제라고 합니다.

조금 작위적인 예제인데 ABA문제를 설명할 때 아래의 예제를 많이 들어서 저도 똑같이 합니다.

예를 들어 리스트가 있고 그것을 TOP이 가리키고 있습니다. TOP: A -> B -> C

여기에서 TOP가 A를 가리키고 있는 것을 확인해서 D를 만들어서 넣을 수 있습니다. TOP: D -> A -> B -> C

다른 프로세서에서 A와 B를 리스트에서 제거한 후 A주소에서 C를 연결하도록 변경하여 다시 TOP에 연결했을 수도 있는 거죠.

TOP : A -> C

그래서 TOP가 A를 가리키는지만 확인해서 갱신하면 아래와 같은 모양이 될 수 있죠.

TOP : D -> A -> C

1. 우리가 살펴본 코드에서 보면 LDREX 를 명령어를 실행한후, Local Monitor가 open될때까지 polling방식으로 체크하면서 STREX를 계속 실행하는데, 그걸 하나의 instruction으로 구현한다는 것은,  결국 그 로직을 하드웨어로 다 구현해야 한다는 이야기이고, 당연히 복잡하고 귀찮을 거 같다는 생각이 듭니다. 결국 SWPEX 따위의 instruction을 구현한다고 해도 instruction memory를 아주~ 약간 효율적으로 사용할 수 있는 장점 빼고는 성능면에서는 장점도 없을거 같구요. <=== 여러분 다 아시죠? 제가 한말은 전부 이럴것이다라고 상상해서 작성한 소설이랍니다 ^^

2. 무슨 말인지 원 ㅡㅡ? ;;;;;

3. 상철님 답변해주삼 ^^

LL/SC(Load-linked/Store-conditional, ldrex와 strex 명령)가 CAS(compare-and-swap, swp 명령)에 비해 3가지 정도의 장점이 있어 보입니다.

1. load와 store의 분리. 아마도 load와 store가 구분되는게 일반적인 RISC 아키텍쳐인 arm에서 compare-and-swap 형태인 swp를 구현하기가 귀찮을 겁니다. (제 생각인데 보충해주세요.)

2. CAS (Compare-and-swap) 방식인 swp 명령의 경우에는 결국 가짜 긍정(false positive)에게 속는 ABA 문제에서 자유롭지 못할겁니다. 값을 확인해서 변경하는 것은 그 값만 같다면 그 사이에 끼어든게 없는 것 처럼 착각할 수 있죠. TOP: A->B->C에서 A를 보고 A위에 D를 추가하는 것과 A->C에서 A위에 D를 추가하는 것은 굉장한 차이가 있는데 swp 명령어는 TOP에 A가 있다는 것만 비교해서 통과시킬테니깐요. 이걸 해결할려면 해저드 포인터나 GC를 동원해야 할 겁니다.

3. AXI락 범위의 제한. swp 명령어는 일단 해당 프로세서가 AXI 버스락을 걸텐데 그것도 부담일 겁니다. 반면에 ARM의 LL/SC는 경우에 따라 버스를 안 탈 수 도 있습니다.
If the location is cacheable, the synchronization might take place without any external bus transactions, and without the result being visible to external observers, for example other processors in the system.

ARM에서는 위의 이유로 더 나은 구조인 LL/SC를 권장하는 것이 아닐까요?

/arch/arm/include/asm/system.h에 xchg 매크로는 swp 대용으로 다양한 프로세서를 지원하기 위해 제공됩니다.

StrongARM의 경우 swp 명령에 문제가 있어 C언어로 구현되어 있고,

ARMv6 미만인 경우 swp를 사용해도 됩니다.

ARMv6 이상인 경우 swp을 사용하지 않고 ldrex/strex를 통해 인라인 어셈블리로 구현되어 있습니다.

ARM Synchronization Primitives Development Article의 Appendix A를 보면

ARMv6 이상인 경우 swp가 deprecated되어 있음을 알 수 있습니다. 이유는 모르겠네요 =3