안녕하세요
제가 궁금한 점이 있어 이렇게 글을 쓰게됩니다.
저는 일단 hypervisor를 개발하고있습니다. 이에 따라 PSCI 를 통해 secondary core를 enable 하게 되었고,
총 2개의 pcpu를 점유하고있는 상태입니다. (cpu2개를 각각 cpu0, cpu1이라고 지칭하겠습니다.)
이때, cpu0에서 작성한 memory 내용이 cpu1에서는 안보이는 상황이 발생하는데 이때 제가 주의해야할 점이나, 놓칠만한 점이 혹시 있으시다면
자문을 좀 구하고싶습니다...
댓글 2
.
arm에서 mmu 관련 attribute를 잘못 설정하는 경우에 cache coherence 문제가 발생했던 기억이 있네요.