점점 미궁속으로 빠져드는 프로젝트.

백창우 2008.12.02 12:36 조회 수 : 6604 추천:6

올말에 프로젝트 하나를 맞았습니다.
프로세서 디버거를 만드는 일인데 T32와 같은 에뮬레이터와 디버거 S/W를 만드는 것이라 보시면 됩니다.

처음엔 H/W 디버거를 만드는 일이라 이야기를 들어 예전에 JTAG 디버거를 새로 만드는 프로세서의 TAP controller부터 디버깅해서 만들어본 경험도 있고 해서 간단하게 생각했습니다.

JTAG 디버거는 마침 제가 사용하는데 필요하기도 했고, 한번 해놓으면 여러 core에 지원하게 할수도 있을것 같았습니다.

그런데 막상 뚜껑을 열고 보니 JTAG이 아니라 DTAG라는 녀석이더군요.
JTAG과는 호환이 안될뿐더러 시그널 방식이 완전히 달랐습니다.
JTAG보다 훨씬 까다롭더군요.

그래도 JTAG이던 DTAG이던 에뮬레이터에서 S/W적으로 에뮬레이션하면 S/W만 변경하면 상호 호환되게 할수 있음으로 별로 걱정하지 않았습니다.


그래서 S/W적으로 이놈 저놈 다 붙일수 있게 잘 설계했습니다.

그런데... ㅡ_ㅡ;;;

clock이 너무 빨라서 S/W적으로 에뮬레이션 하는게 불가능 하더군요.


그래서 마음 다 비우고 FPGA 또는 CPLD를 사용하는 방식으로 변경하였습니다.
CPLD는 clock 때문에 사용이 불가능할것 같고 결국 FPGA를 사용해서 디자인하기로 했습니다.


어제 저녁 열심히 verilog 코딩해서 시뮬레이션해보고 잘 도는것 확인하고 합성하고 결과도 확인했습니다.

이제 마땅한 FPGA 보드를 찾아 테스트 해보고 테스트 성공하면 그 디자인대로 회로 설계하면 됩니다.


그런데... 마땅한 FPGA 보드가 없네요. ㅡ_ㅡ;;;


양산을 고려해야되기 때문에 5만 gate짜리 FPGA 보드를 찾으려고 하는데 제가 원하는 타입의 보드가 없었습니다.

그래서 20만 gate짜리 FPGA 보드를 사서 중간에 칩을 5만짜리로 변경하려고 계획중입니다.
결국 기존의 것을 띄어내고 5만 짜리를 납땜하면서 pin 변경된걸 수정해주어야 합니다.


핫핫핫...

원래 에뮬레이터는 H/W 엔지니어한테 다 맞겨버릴려고 했었는데...
clock 때문에 보드 변경이 불가피하게 되었고, 기존에 맞으려고한 H/W 엔지니어가 RTL은 힘들다 해서 결국 여기까지 와버렸습니다.

다른 RTL 엔지니어를 찾으면 되는데 이게 FPGA 보드로 변경되면서 RTL과 S/W, DTAG간에 매우 긴밀하게 결합되어 있어 일을 뚝 때어 줄수 없는 상황입니다.


휴~ 결국 혼자서 납땜까지 해야되는 상황에 처해버렸네요.

소개 시켜준분 얼굴에 먹칠하면 안되기 때문에 열심히 하는데 프로젝트는 점점 미궁속으로 빠져들어가고 있습니다.

테스트 다 하고 회로도랑 PCB 그릴때 도와 주실분 계신가요? ㅜㅜ
보수는 짭짤히 드리겠습니다.


 

XE Login